--- test2/registers.h	2006-02-06 23:21:24.000000000 -0800
+++ test3/registers.h	2006-02-06 23:23:37.000000000 -0800
@@ -532,7 +532,6 @@
 #define R300_TX_FORMAT_13		0x44f4
 #define R300_TX_FORMAT_14		0x44f8
 #define R300_TX_FORMAT_15		0x44fc
-#define XG_453c		0x453c
 #define R300_TX_OFFSET_0		0x4540
 #define R300_TX_OFFSET_1		0x4544
 #define R300_TX_OFFSET_2		0x4548
@@ -624,7 +623,6 @@
 #define XG_46a8		0x46a8
 #define XG_46ac		0x46ac
 #define XG_46b0		0x46b0
-#define XG_46b4		0x46b4
 #define R300_PFS_INSTR1_0		0x46c0
 #define R300_PFS_INSTR1_1		0x46c4
 #define R300_PFS_INSTR1_2		0x46c8
--- test2/packet.c	2006-02-06 23:21:24.000000000 -0800
+++ test3/packet.c	2006-02-06 23:23:37.000000000 -0800
@@ -154,32 +154,8 @@
 e32(CP_PACKET0(XG_2424,0));
 	e32(0x00000000);
 
-e32(CP_PACKET0(R300_TX_FILTER_15,0));
-	e32(0x70008a00);
-
-e32(CP_PACKET0(R300_TX_UNK1_15,0));
-	e32(0x00000001);
-
-e32(CP_PACKET0(R300_TX_SIZE_15,0));
-	e32(0x0080783f);
-
-e32(CP_PACKET0(R300_TX_FORMAT_15,0));
-	e32(0x02000a00);
### ^^ = R300_TX_FORMAT_X8 | R300_TX_FORMAT_ALPHA_NONE | R300_TX_FORMAT_UNK25
-
-e32(CP_PACKET0(R300_TX_OFFSET_15,0));
-	e32(0xd0c04008);
-
-e32(CP_PACKET0(R300_TX_UNK5_15,0));
-	e32(0x00000000);
-
-e32(CP_PACKET0(R300_TX_UNK4_15,0));
-	e32(0x00000000);
-
-e32(CP_PACKET0(XG_453c,0));
-	e32(0x00000000);
-
 e32(CP_PACKET0(R300_TX_ENABLE,0));
-	e32(0x00008000);
+	e32(0x00000000);
 
 e32(CP_PACKET0(R300_RB3D_DSTCACHE_CTLSTAT,0));
 	e32(0x0000000a);
@@ -205,7 +181,7 @@
 	e32(0x00000000);
 
 e32(CP_PACKET0(R300_GB_SELECT,0));
-	e32(0x00000010);
+	e32(0x00000000);
 
 e32(CP_PACKET0(0x4e04,1));
 	/* R300_RB3D_CBLEND(4e04) */
@@ -249,12 +225,12 @@
 
 e32(CP_PACKET0(0x4234,1));
 	/* X_INIT17(4234) */
-	e32(0x0003000f);
+	e32(0x0002000c);
 	/* X_INIT19(4238) */
-	e32(0x3baaaaa9);
+	e32(0x3baaaaa8);
 
 e32(CP_PACKET0(X_INIT_21_1_FL,0));
-	efloat(0.937500);  /* 0.937500 = 0x3f700000 */
+	efloat(1.000000);  /* 1.000000 = 0x3f800000 */
 
 e32(CP_PACKET0(R300_RB3D_COLORMASK,0));
 	e32(0x0000000f);
@@ -306,7 +282,7 @@
 	e32(0x00000000);
 
 e32(CP_PACKET0(R300_GB_ENABLE,0));
-	e32(0x80000007);
+	e32(0x00000007);
 
 e32(CP_PACKET0(R300_VAP_OUTPUT_VTX_FMT_1,0));
 	e32(0x00000000);
@@ -329,54 +305,6 @@
 
 e32(RADEON_CP_PACKET2);
 
-e32(CP_PACKET0(0x4600,2));
-	/* R300_PFS_CNTL_0(4600) */
-	e32(0x00000008);
-	/* R300_PFS_CNTL_1(4604) */
-	e32(0x00000001);
-	/* R300_PFS_CNTL_2(4608) */
-	e32(0x00000002);
-
-e32(CP_PACKET0(XG_46b4,0));
-	e32(0x00000001);
-
-e32(CP_PACKET0(0x4610,3));
-	/* R300_PFS_NODE_0(4610) */
-	e32(0x00000000);
-	/* R300_PFS_NODE_1(4614) */
-	e32(0x00000000);
-	/* R300_PFS_NODE_2(4618) */
-	e32(0x00000000);
-	/* R300_PFS_NODE_3(461c) */
-	e32(0x00400000);
-
-e32(CP_PACKET0(0x4300,1));
-	/* R300_RS_COUNT(4300) */
-	e32(0x00040083);
-	/* R300_RS_INST_COUNT(4304) */
-	e32(0x000000c0);
-
-e32(CP_PACKET0(R300_RS_ROUTE_0,0));
-	e32(0x0000404f);
-
-e32(CP_PACKET0(0x4310,7));
-	/* R300_X_MEM0_0(4310) */
-	e32(0x00d10000);
-	/* R300_X_MEM0_1(4314) */
-	e32(0x00d10040);
-	/* R300_X_MEM0_2(4318) */
-	e32(0x00d10080);
-	/* R300_X_MEM0_3(431c) */
-	e32(0x00d100c0);
-	/* R300_X_MEM0_4(4320) */
-	e32(0x00d10000);
-	/* R300_X_MEM0_5(4324) */
-	e32(0x00d10000);
-	/* R300_X_MEM0_6(4328) */
-	e32(0x00d10000);
-	/* R300_X_MEM0_7(432c) */
-	e32(0x01510000);
-
 e32(CP_PACKET0(R300_VAP_PVS_WAITIDLE,0));
 	e32(0x00000000);